IBMs 0,7 nm-chip virker. Fabrikken til at fremstille det eksisterer endnu ikke

IBMs forskningslaboratorium i Albany, New York, har bygget en funktionsdygtig chip på 0,7 nanometer — under 1 nm-grænsen, som mange ingeniører troede ville tage et årti at nå. Chippen rummer næsten 100 milliarder transistorer på et areal på størrelse med en negl. Laboratoriefundet er ægte. Kommerciel storskalaproduktion er mindst fem år væk.

Arkitekturen hedder nanostack og fungerer ved at stable transistorer i to vertikale lag i stedet for ét fladt lag. Hvert lag indeholder tre nanoark, hvert 15 atomer tykt, forskudt i forhold til hinanden for at forenkle ledningsføringen og reducere fejlraten. TSMCs 2nm-proces, den kommercielle topstandard i masseproduktion i år, bruger et fladt enkeltlagsdesign. IBM har tilføjet en anden etage.

Ydelsesforskellen i forhold til IBMs egne 2nm-chip fra 2021 er betydelig: 50% mere beregningskraft ved samme energiforbrug, eller 70% bedre energieffektivitet for samme arbejdsbelastning. SRAM-tætheden forbedres med 40%. For AI-datacenteroperatører — der samlet brugte cirka 300 milliarder dollar på beregningsinfrastruktur i 2025 — er den 70% effektivitetsgevinst ikke et abstrakt tal. Det ville ændre datacenterkonstruktionens økonomi og reducere elregningerne, der nu er den dominerende driftsomkostning ved AI-inferens.

IBM samarbejdede med Lam Research, Tokyo Electron, SCREEN og ASML om de procesværktøjer, der kræves til nanostackfremstilling. Ingen af disse virksomheder har meddelt en produktionstidslinje. IBMs egne roadmap forventer kommerciel adoption om mindst fem år; MIT Technology Reviews analyse sætter skønnet til ti år for bred implementering. Årsagerne er tekniske. Vertikal transistorstabling mangedobler fejltilstande, og det termiske budget er snævert: alt, hvad der bearbejdes i det andet lag, skal holdes under 400°C, ellers nedbrydes forbindelserne i det første lag.

Hvad nanostack fastlægger er, at transistortætheden stadig kan fordobles. Spørgsmålet, der har cirkuleret i halvlederindustrien i årevis — om Moores lov havde nået en fysisk mur — har et svar: endnu ikke. Vejen frem er vertikal. IBMs halvleder-roadmap planlægger mindst et årti yderligere skalering baseret på nanostack. De første kommercielle chips med denne tæthed forventes tidligst i 2031.

Tags: ASML, IBM, nanostack, semiconductors, TSMC